Samsung y TSMC: los desafíos del proceso de 3 nm
El proceso de 3 nm es el próximo gran salto en la fabricación de chips, que promete mejorar el rendimiento, la eficiencia y la densidad de los transistores. Sin embargo, alcanzar este objetivo no es fácil, y tanto Samsung como TSMC, los dos principales fabricantes de semiconductores del mundo, han encontrado dificultades para desarrollar y producir chips con este nodo.
En este artículo, vamos a analizar los problemas que han enfrentado Samsung y TSMC con el proceso de 3 nm, las diferencias entre sus tecnologías, y las implicaciones para el futuro de la industria de los chips.
Samsung: apostando por los transistores GAA
Samsung fue el primero en anunciar su intención de adoptar los transistores GAA (Gate All Around) para su proceso de 3 nm, una tecnología que envuelve el canal del transistor con una puerta en todas las direcciones, lo que permite un mejor control del flujo de corriente y una menor pérdida de energía. Samsung denomina a sus transistores GAA como MBCFET (Multi-Bridge Channel FET).
La ventaja de los transistores GAA es que requieren voltajes menores para funcionar, lo que se traduce en una mayor eficiencia energética y un menor consumo. Además, permiten una mayor densidad de transistores por área, lo que implica una mayor potencia de cálculo. Según Samsung, su proceso de 3 nm con transistores GAA podría ofrecer un 35% más de rendimiento, un 50% menos de consumo y un 45% menos de área que su proceso de 5 nm con transistores FinFET.
Sin embargo, la implementación de los transistores GAA no es sencilla, y Samsung ha tenido que superar varios obstáculos para lograrlo. El primero fue el problema de la producción en masa, ya que inicialmente solo conseguía una tasa de rendimiento del 15%, lo que significa que solo el 15% de los chips fabricados eran funcionales. Con ayuda desde EE.UU., Samsung logró mejorar esta cifra hasta el 70% u 80%, que es lo óptimo en la industria.
El segundo problema fue el rendimiento real de los chips con transistores GAA, que no cumplió con las expectativas iniciales. Según se reportó, Samsung falseó el rendimiento de sus procesos de 5 nm, 4 nm y 3 nm, lo que provocó la pérdida de confianza y la huida de algunos de sus clientes clave, como Qualcomm. Esto supuso un duro golpe para Samsung, que esperaba competir con TSMC por el liderazgo del mercado.
TSMC: manteniendo los transistores FinFET
TSMC, por su parte, decidió mantener los transistores FinFET para su proceso de 3 nm, una tecnología que utiliza aletas tridimensionales para formar el canal del transistor, lo que mejora la velocidad y reduce las fugas de corriente. TSMC ha dominado esta tecnología desde hace años, y ha logrado optimizarla al máximo.
La razón por la que TSMC no optó por los transistores GAA es porque consideró que todavía no estaban maduros para ser aplicados a escala comercial, y que suponían un riesgo innecesario. En cambio, prefirió seguir mejorando los transistores FinFET con innovaciones como la litografía EUV (Extreme Ultraviolet), la integración 3D o la reducción del tamaño de las celdas estándar.
Según TSMC, su proceso de 3 nm con transistores FinFET podría ofrecer un 10-15% más de rendimiento, un 25-30% menos de consumo y un 1.7 veces más de densidad que su proceso de 5 nm con transistores FinFET. Estas cifras son inferiores a las anunciadas por Samsung, pero tienen la ventaja de ser más realistas y fiables.
No obstante, TSMC tampoco se ha librado de los problemas con el proceso de 3 nm, y ha sufrido algunos retrasos en su producción en masa. Según se informó, TSMC tuvo que posponer el inicio de la producción de chips de 3 nm desde el segundo trimestre de 2022 hasta el cuarto trimestre del mismo año, debido a las dificultades para escalar la SRAM, un componente clave para la memoria caché de los procesadores. Esto podría afectar a los planes de algunos de sus clientes, como Apple, que esperaban lanzar sus dispositivos con chips de 3 nm en 2022.
Conclusión
El proceso de 3 nm es el próximo gran desafío para la industria de los semiconductores, que busca seguir avanzando en la miniaturización y el rendimiento de los chips. Sin embargo, alcanzar este objetivo no es fácil, y tanto Samsung como TSMC han encontrado dificultades para desarrollar y producir chips con este nodo.
Samsung ha apostado por los transistores GAA, una tecnología más avanzada pero también más arriesgada, que le ha causado problemas de producción y rendimiento. TSMC ha mantenido los transistores FinFET, una tecnología más consolidada pero también más limitada, que le ha causado problemas de escalabilidad y retrasos.
Ambas compañías tienen sus ventajas y desventajas, y el resultado final dependerá de su capacidad para superar los obstáculos y satisfacer las demandas del mercado. Lo que está claro es que el proceso de 3 nm será una batalla decisiva para el futuro de la industria de los chips.
0 comentarios